并行加法器和并行减法器

先决条件—— 全加器 , 全减法器

并行加法器- 单个全加器执行两个一位数字和一个输入进位的加法。但是 并行加法器 是一个数字电路能够找到算法 总和 由两个二进制数组成 大于一位 在长度上，通过对相应的位对进行并行操作。它包括 链式全加器 其中，每个全加器的输出进位连接到链中下一个高阶全加器的进位输入。 n位并行加法器需要n个全加器来执行该操作。 所以对于两位数字，需要两个加法器，而对于四位数字，需要四个加法器，依此类推。并行加法器通常包含进位先行逻辑，以确保后续加法阶段之间的进位传播不会限制加法速度。

并行加法器的工作原理-

1. 如图所示，首先，全加器FA1将A1和B1与进位C1相加，生成和S1（输出和的第一位）和进位C2，进位C2连接到链中的下一个加法器。
2. 接下来，全加器FA2使用该进位C2与输入位A2和B2相加，以生成和S2（输出和的第二位）和进位C3，进位C3再次连接到链中的下一个加法器，以此类推。
3. 该过程一直持续到最后一个全加器风扇使用进位Cn与其输入An和Bn相加，以沿最后一个进位Cout生成输出的最后一位。

并行减法器-

并行减法器是一种数字电路，能够通过对相应的位对进行并行运算，找到长度大于一位的两个二进制数的算术差。并行减法器可以用几种方式设计，包括半减法器和全减法器、全减法器或全加器与减数补输入的组合。

并行减法器的工作原理-

1. 如图所示，并行二进制减法器由所有全加器与减数补输入组合而成。
2. 此操作认为，minuted的加法和减数的2的补码等于减数。
3. 首先，B的1的补码由非门获得，1可以通过进位求出B的2的补码。这进一步添加到A以执行算术减法。
4. 该过程一直持续到最后一个全加器风扇使用进位Cn与其输入An和2的Bn补码相加，以沿最后一个进位Cout生成输出的最后一位。

并行加法器/减法器的优点——

1. 与串行加法器/减法器相比，并行加法器/减法器执行加法运算的速度更快。
2. 加法所需的时间不取决于位数。
3. 输出为并行形式，即所有位同时加/减。
4. 成本更低。

并行加法器/减法器的缺点——

1. 每个加法器必须等待从链中的前一个加法器生成的进位。
2. 发现传播延迟（与进位移动相关的延迟）随着要添加的位数的增加而增加。

参考—— 加法器-维基百科