数字逻辑中的全加器

全加器是将三个输入相加并产生两个输出的加法器。前两个输入是A和B，第三个输入是进位为C的输入。输出进位指定为C-OUT，正常输出指定为S，即总和。 全加器逻辑的设计方式是，将八个输入结合在一起，创建一个字节宽的加法器，并将进位从一个加法器级联到另一个加法器。

全加法器真值表：

求和的逻辑表达式： =A’B’C-IN+A’B’C-IN’+A B’C-IN’+A B-C-IN =C-IN（A’B’+ab）+C-IN’（A’B+ab’） =C-IN-XOR（A-XOR-B） = (1,2,4,7)

C-OUT的逻辑表达式： =A’B C-IN+A B’C-IN+A B C-IN’+A B C-IN =A B+B C-IN+A C-IN = (3,5,6,7)

可以实现C-OUT的另一种形式： =A B+A C-IN+B C-IN（A+A’） =A B C-IN+A B+A C-IN+A’B C-IN =ab（1+C-IN）+A-C-IN+A’B-C-IN =A B+A C-IN+A’B C-IN =A B+A C-IN（B+B’）+A’B C-IN =A B C-IN+A B+A B’C-IN+A’B C-IN =ab（C-IN+1）+ab’C-IN+A’bc-IN =AB+AB’C-IN+AB’C-IN =AB+C-IN（A’B+A B’） 因此COUT=AB+C-IN（A-EX-或B）

全加器逻辑电路。

用半加法器实现全加器 实现一个全加器需要2个半加器和一个或门。

有了这个逻辑电路，两个位可以相加，从下一个较低的数量级进行进位，然后向下一个较高的数量级发送进位。

使用与非门实现全加器：

使用或非门实现全加器： 实现一个全加器总共需要9个或非门。

本文由 苏穆利·乔杜里